헬로티 서재창 기자 | TSMC가 기존 예상보다 1년 이른 내년 여름 삼성전자를 제치고 세계 최초로 3㎚ 반도체 양산에 들어간다고 대만 연합보(聯合報)가 10일 현지 공급망 소식통을 인용해 보도했다. 보도에 따르면 TSMC는 인텔의 주문을 받아 3㎚ 공정이 적용된 서버용 중앙처리장치(CPU)와 그래픽처리장치(GPU) 생산을 준비 중이다. TSMC는 내년 2월부터 대만에서 3㎚ 공정 생산라인을 가동해 7월부터 인텔이 주문한 CPU와 GPU를 양산할 계획이다. 계획대로라면 TSMC는 파운드리 경쟁사인 삼성전자를 제치고 세계 최초로 초미세 공정에 해당하는 3㎚ 반도체 제품을 생산하는 기업이 된다. 이는 기존 시장의 예측을 1년 이상 앞당긴 것이라고 연합보는 전했다. 현재 TSMC와 삼성전자는 모두 5㎚ 공정이 적용된 시스템 반도체 제품을 양산 중인 가운데 차세대 미세 공정 기술 연구·개발 경쟁도 치열하게 전개되고 있다. 연합보는 "이는 인텔이 3㎚ 공정 기술에서 TSMC가 삼성보다 앞선다는 점을 인정한 것으로서 (TSMC의) 선도 지위를 더욱 강화하게 될 것"이라고 의미를 부여했다. 연합보는 또 TSMC가 내년 6월부터는 애플의 주문을 받아 3㎚ 애플리케이션 프로
[헬로티] 중국이 연내 12㎚(나노미터)급 미세공정이 적용된 반도체를 본격적으로 생산하겠다는 계획을 제시했다. ▲출처 : SMIC 공식 홈페이지 지난 28일 중국의 기술 전문 매체인 지웨이왕(集微網)과 홍콩 사우스차이나모닝포스트(SCMP) 등에 따르면, 상하이시 정부는 최근 개최된 시 인민대표대회에 제출한 보고서에 올해 12㎚ 선진 공정이 적용된 반도체를 대량 양산하겠다는 계획을 밝혔다. 상하이시는 어느 기업이 12㎚ 반도체를 생산할 것인지 언급하지 않았지만 업계에서는 중국 최대 파운드리(반도체 위탁생산) 업체인 SMIC와 관련된 내용일 것으로 예측한다. SCMP는 업계 전문가의 말을 인용해 상하이시의 반도체 미세공정 프로젝트를 맡을 주체가 SMIC가 될 것으로 보인다고 전했다. SMIC는 중국 여러 곳에 반도체 공장을 갖고 있지만 상하이 공장에서 주로 첨단 제품을 만든다. SMIC는 최근 첨단 미세 공정으로 구분되는 14㎚ 제품을 생산하기 시작했다. 주력 제품은 아직 55㎚, 65㎚, 0.15㎛, 0.18㎛급이다. 회로선 폭이 좁은 미세공정 반도체일수록 전력 소비를 줄이고 부피를 작게 만들 수 있어 고가 스마트폰 같은 소형 전자제품에 꼭 필요하다. 중국은
[헬로티=이나리 기자] 파운드리 시장에서 3나노미터(nm), 5나노미터 생산 시설 용량을 확대하기 위한 TSMC와 삼성전자의 시설 투자가 올해 상반기에 이어 하반기에도 계속될 것으로 보여지면서 양사의 경쟁이 더욱 심화되고 있다. 파운드리 시장에서 경쟁력을 위해서는 미세공정 기술을 확보하는 것이 핵심이다. 미세공정이 중요한 이유는 반도체 회로의 선폭 크기를 작게 할수록 똑같은 크기의 웨이퍼에서 더 많은 반도체를 만들 수 있어서 생산성은 높아지고 가격은 저렴해지기 때문이다. 따라서 미세 공정 기술 개발은 향후 고객사 확보에 큰 영향을 미치게 된다. 특히 스마트폰 시장에서는 5나노 공정 노드를 갖춘 5G 칩셋 출시에 관심이 집중되고 있기 때문에 앞으로 많은 수요가 예상된다. 현재 7나노 미만의 공정 기술을 확보한 기업은 TSMC와 삼성전자가 유일하기 때문에 양사의 기술 개발에 관심이 모아진다. ▲2020년 2분기 파운드리 시장 점유율(자료:트랜드포스) 시장조시기관 트랜스포스에 따르면 2020년 2분기 파운드리 시장 점유율에서 TSMC는 51.5%로 전체 시장의 절반 이상을 차지하며 압도적인 1위를 차지하고 있다. 그러나 TSMC의 2분기 실적은 지난 1분기 점유율
[헬로티=이나리 기자] 대만의 반도체 파운드리 업체 TSMC의 이사회가 새로운 장비와 시설 구매를 지원하기 위해 무담보 채권으로 139억 달러(대만 NT)(미화 4억7200만 달러) 발행 계획을 승인했다. TSMC는 이미 올해 상반기에만 무담보 채권으로 약 600억 달러(NT)(미화 20억3791만 달러)를 판매했고, 이번이 세 번째다. TSMC는 지난 3월 240억 달러(NT)(미화 8억1500만 달러)의 무담보 채권을 발행한데 이어 지난 4월에는 216억 달러(NT)(미화 7억3353만 달러)를 발행한 바 있다. TSMC가 지속적으로 자금을 확보하고 있는 이유는 3나노미터와 5나노미터 미세공정 생산시설을 확장하기 위해서다. 나노공정은 회로 폭을 나노미터(1㎚는 10억분의 1m) 급으로 줄여 반도체를 만드는 것으로 공정이 미세해질수록 칩 크기를 작게 할 수 있고 전력 효율과 성능을 개선할 수 있는 기술이다. 현재 양산에 있어서 가장 앞선 기술은 7나노 기반 칩이다. TSMC는 2022년 3나노 칩 양산을 앞두고 있다. TSMC는 채권 발행을 통해 조달한 자금으로 남대만 사이언스파크에 있는 공장의 새로운 팹18에서 5나노 공정 용량을 확장하는데 사용했다. 지
[헬로티] NXP 반도체와 TSMC는 NXP의 차세대 고성능 자동차 플랫폼에 TSMC의 5나노미터(5nm) 기술 도입을 위해 협력한다고 발표했다. NXP의 자동차 설계 역량과 TSMC가 보유한 업계 최고 수준의 5nm 기술을 결합한 이번 협력을 통해, 자동차를 도로 위의 강력한 컴퓨팅 시스템으로 전환하는 과정이 더욱 탄력을 받을 것으로 기대된다. 다수의 16nm 설계 성공을 바탕으로 TSMC와 NXP는 양사의 협업을 확대해 5nm SoC(System-on-Chip) 플랫폼을 만들어 차세대 자동차 프로세서를 구현하고자 한다. TSMC의 5nm 공정을 도입함으로써, NXP는 커넥티드 콕핏(connected cockpit), 고성능 도메인 컨트롤러, 자율 주행, 첨단 네트워킹, 하이브리드 추진 제어 및 통합 섀시 관리와 같은 다양한 기능과 워크로드를 처리할 수 있게 됐다. TSMC의 5nm 기술은 대량 생산에 들어간 공정 가운데 현재 세계에서 가장 발전된 공정 중 하나이다. NXP는 이전 7nm 세대보다 약 20% 빠른 속도 또는 약 40% 전력 감소를 제공하며, 업계에서 가장 포괄적인 설계 생태계의 지원을 받는 TSMC의 5nm 기술의 향상된 버전 N5P를 채택
[헬로티] 삼성전자가 EUV(Extreme Ultra Violet, 극자외선) 기반 최첨단 제품 수요 증가에 대응하기 위해 경기도 평택캠퍼스에 5나노 공정을 위한 파운드리 생산 시설을 구축한다. 삼성전자는 2020년 2월 EUV 전용 화성 ‘V1 라인’ 가동에 이어 평택까지 파운드리 라인을 구축하며 모바일, HPC(High Performance Computing), AI 등 다양한 분야로 초미세 공정 기술 적용 범위를 확대해 나가고 있다. ▲삼성전자 평택캠퍼스 항공 사진 이번 투자는 삼성전자가 2019년 4월 발표한 ‘반도체 비전 2030’ 관련 후속 조치의 하나로 삼성전자는 시스템 반도체 분야에서 글로벌 1위를 달성하기 위한 세부 전략을 실행하고 있다. 반도체 비전 2030에는 133조원을 투자해 2030년까지 시스템 반도체 1위를 달성하겠다는 내용이 담겼다. 삼성전자는 5월 평택 파운드리 라인 공사에 착수했으며 2021년 하반기부터 본격 가동할 계획이다. 삼성전자는 2019년 화성 S3 라인에서 업계 최초로 EUV 기반 7나노 양산을 시작한 이후 2020년 V1 라인을 통해 초미세 공정 생산 규모를 지속 확대해
[첨단 헬로티] 반도체는 1분기 매출 17.64조원, 영업이익 3.99조원을 기록하면서 이익이 소폭 개선됐다. 1분기 메모리 시장은 계절적 비수기 영향과 코로나19 확산에도 불구하고, 이 같은 실적은 재택근무와 온라인 교육 증가로 서버와 PC 중심의 수요가 견조하고 모바일 수요가 지속됐기 때문으로 분석된다. 2분기 모바일 수요 둔화 리스크는 상존하나 서버와 PC에 대한 수요가 지속돼 응용처 전반으로 견조한 수요가 유지될 것으로 전망된다. 삼성전자는 2TB 이상 고용량·고부가 서버 SSD 수요 확대에 주력하는 한편, 5세대 V낸드 전환도 확대해 원가 경쟁력을 확보할 계획이다. 하반기 메모리 시장은 코로나19로 인한 불확실성이 높지만, 온라인 서비스 기반의 새로운 라이프스타일이 빠르게 확산됨에 따라 고사양, 고성능 메모리 수요는 지속 성장할 것으로 전망된다. 삼성전자는 시황 변동에 따라 탄력적인 투자 운영과 제품별 생산비중을 조정하는 한편, 1z 나노 D램과 6세대 V낸드 등 미세 공정 전환 가속화를 통해 기술 리더십과 원가 경쟁력 강화에 주력할 방침이다. 1분기 시스템LSI 사업은 2020년 프리미엄 스마트폰 신모델 출시에 따라 5G 모바일 프로세
[첨단 헬로티=이나리 기자] 반도체 파운드리 기업인 대만의 TSMC가 3나노, 5나노 기반의 반도체 생산시설을 건설 및 확장하기 위해 채권 매각을 통해 대만(NT) 216억 달러(미화 7억1780만 달러)를 조달하는 것을 목표로 하고 있다. TSMC는 지난 4월 6일 0.52%의 비율로 5년 만기 59억 달러(NT), 0.58%로 104억 달러(NT), 0.6%로 10년 만기 53억 달러(NT) 규모로 총 216억 달러(NT)의 회사 채권을 발행하기로 결정했다고 밝혔다. TSMC 측에 따르면 마스터링크증권은 채권 매각의 주요 보험사 역할을 할 것이다. TSMC는 채권이 언제 발행될 것인지 밝히지 않았지만, 업계에서는 이달 말일 것으로 추정되고 있다. 이번 채권 매각은 TSMC가 지난 3월에 240억 달러(NT)의 무담보 채권을 발행한 이후 올해까지 두 번째다. TSMC는 이번 자금을 남대만 사이언스파크에 있는 공장에서 첨단 3나노미터(nm)와 5나노미터 공정을 개발하는데 사용할 것으로 예상된다. TSMC는 올해 상반기 5나노, 2022년 3나노 칩 양산을 앞두고 있다. 현재 양산에 있어서 가장 앞선 기술은 7나노 기반 칩이다. 나노공정은 회로 폭을 나노미터(
[첨단 헬로티=이나리 기자] 7나노 이하의 IC 수요 증가로 웨이퍼 당 매출 증가 TSMC 웨이퍼 당 매출 13% 상승 – 글로벌파운드리, UMC, SMIC 웨이퍼 당 매출 하락 파운드리 시장에서 경쟁력을 위해서는 미세공정 기술을 확보하는 것이 핵심이다. 미세공정이 중요한 이유는 반도체 회로의 선폭 크기를 작게 할수록 똑같은 크기의 웨이퍼에서 더 많은 반도체를 만들 수 있어서 생산성은 높아지고 가격은 저렴해지기 때문이다. IC인사이츠의 보고서에 따르면 최근 7나노(nm) 이하의 IC 공정 수요 증가로 인해 전체 웨이퍼 당 매출이 증가한 것으로 조사됐다. 파운드리 업계는 10나노 미만 시대에 본격적으로 돌입하면서 7나노와 10나노 공정 기술을 기반으로 고성능 마이크로프로세서, 애플리케이션 프로세서, 고성능 로직 디바이스를 생산하고 있다. 현재 파운드리 업계에서 10나노 미만 공정은 대만의 순수 파운드리 업체인 TSMC와 국내 기업인 삼성전자의 경쟁구도로 이뤄져 있다. TSMC 경우에는 2019년 주요 팹리스 업체들이 최신 디자인을 7나노 공정 기반 제조하면서 웨이퍼 당 전체 매출이 크게 증가했다. TSMC는 2014년에 비해 2019년 웨이퍼 당 매
[첨단 헬로티] 반도체 미세공정 한계를 극복할 수 있는 기술로 평가받는 ‘극자외선(EUV:Extreme Ultra Violet)’에 대한 이해도가 한 단계 높아질 전망이다. 한국반도체연구조합은 오는 6월 19일, 서울 양재동 엘타워 7층에서 ‘반도체 EUV 기술 글로벌 컨퍼런스’를 개최한다고 밝혔다. 이번 컨퍼런스에서는 삼성전자와 SK하이닉스 등 EUV 생태계에 속한 국내외 다양한 소자 장비 재료 회사가 참가한다. 또, 멘토 지멘스 비즈니스, KLA, 에드워드, JSR-EM, 칼자이스 SMT, 인테그리스 등에서는 본사에서 전문가가 참석해 최신 기술 동향을 공유하고, 국내 기업인 에프에스티와 에스앤에스텍도 현재 개발 중인 EUV 기술을 알릴 방침이다. 컨퍼런스에서는 6월 10일(현지시간)부터 13일까지 미국 캘리포니아에서 열리는 ‘2019 EUVL 워크숍(euvlitho.com)’의 주요 발표를 되짚는 리뷰 세션도 마련됐다. EUV는 포토 리소그래피(Photo Lithography)라 부르는 노광(露光) 공정에 사용된다. 노광은 웨이퍼에 빛을 쬐여 회로 패턴을 그리는 공정이다. EUV는 빛 파장이
[첨단 헬로티] '초격차 D램 기술로 미세화 한계 돌파… 생산성 30% 향상' 삼성전자가 최고 수준의 공정 개발 난제를 극복하고 세계 최초로 '10나노급 2세대(1y나노) D램'을 양산한다고 밝혔따. 삼성전자는 지난 달부터 세계 최소 칩 사이즈의 10나노급 8Gb DDR4(Double Data Rate 4) D램을 양산하고 있다. 2016년 2월에 '1x나노(10나노급 1세대) 8Gb D램'을 양산하며, 본격적인 10나노급 D램 시대를 연 삼성전자는 21개월만에 또다시 반도체 미세공정 한계를 극복했다. 삼성전자는 차세대 극자외선(EUV) 노광장비를 사용하지 않고도 1세대 10나노급 D램보다 생산성을 약 30% 높여 글로벌 고객의 프리미엄 D램 수요 증가에 적기 대응할 수 있는 초격차 경쟁력을 구축했다. 삼성전자는 2012년에 양산한 2y나노(20나노급) 4Gb DDR3 보다 용량/속도/소비전력효율을 2배 향상한 이번 2세대 10나노급 D램 양산을 통해, 일부 응용처 제품을 제외하고 전면 10나노급 D램 양산 체제로 돌입할 계획이다. 한편 이번 2세대 10나노급 D램 제품에는 ▲'초고속ㆍ초절전ㆍ초소형 회로 설계', ▲'초고감도 셀 데이터 센싱 시스
상호명(명칭) : ㈜첨단 | 등록번호 : 서울,아54000 | 등록일자 : 2021년 11월 1일 | 제호 : 오토메이션월드 | 발행인 : 이종춘 | 편집인 : 임근난 |
본점 : 서울시 마포구 양화로 127, 3층, 지점 : 경기도 파주시 심학산로 10, 3층 | 발행일자 : 2021년 00월00일 | 청소년보호책임자 : 김유활 | 대표이사 : 이준원 |
사업자등록번호 : 118-81-03520 | 전화 : 02-3142-4151 | 팩스 : 02-338-3453 | 통신판매번호 : 제 2013-서울마포-1032호
copyright(c)오토메이션월드 all right reserved
UPDATE: 2025년 12월 14일 11시 54분
/pdf.png)
/smartmap_2_01.png)
/smartmap_2_04.png)
/smartmap_2_big_04.jpg)
/smartmap_2_05.png)
/smartmap_2_big_05.jpg)
/smartmap_2_08.png)
/smartmap_2_big_09.jpg)
/smartmap_2_09_2.png)
/smartmap_2_big_10_2.jpg)
/smartmap_2_11_2.png)
/smartmap_2_big_12_2.jpg)
/smartmap_2_02.png)
/smartmap_2_03.png)
/smartmap_2_06.png)
/smartmap_2_big_07.jpg)
/smartmap_2_07.png)
/smartmap_2_big_08.jpg)
/smartmap_2_12.png)
/smartmap_2_big_13.jpg)
/smartmap_2_13.png)
/smartmap_2_big_14.jpg)
/smartmap_2_14.png)
/smartmap_2_big_15.jpg)
/smartmap_2_15.png)
/smartmap_2_big_16.jpg)
/smartmap_2_16.png)
/smartmap_2_big_17.jpg)
/smartmap_2_17_2.png)
/smartmap_2_big_18_2.jpg)
/smartmap_2_18_2.png)
/smartmap_2_big_19_2.jpg)
/smartmap_2_19._2.png)
/smartmap_2_big_20_2.jpg)
/smartmap_2_20.png)
/smartmap_2_big_21.jpg)
/smartmap_2_21.png)
/smartmap_2_22.png)
/smartmap_2_23.png)
/smartmap_2_24.png)
/smartmap_2_25.png)
/smartmap_2_26.png)
/smartmap_2_27.jpg)